當分析師與外媒報導指出「英特爾EMIB-T封裝技術驗證良率約90%」時,市場開始討論這個數字與台積電CoWoS的98%相比差距有多大。表面上看來兩者只差8個百分點,但一位PTT網友用最直白的方式說明:良率的真實差距,遠比數字本身來得驚人。

良率不是比大小,是要「乘起來」算

「不懂的人看到會覺得90跟98才差8%而已,但良率是要用乘上去的。」這位ID為z1120123的網友,用漢堡製作為例進行概念說明:假設你要做一個漢堡,需要煎肉、切麵包、加生菜、擠醬料四個步驟。如果每個步驟成功率都是98%,那最後拿到完美漢堡的機率是0.98的四次方,約等於92%。

但如果每個步驟只有90%成功率呢?0.9的四次方只剩下約65%。這個比喻是以獨立工序相乘的簡化模型來說明概念,數學計算上0.98⁴≈0.922、0.9⁴=0.6561,但必須強調:實際半導體封裝良率並非「每道製程良率相同且完全獨立」的情境,各家封裝流程的工序數與單站良率配置不同,以下數字僅為概念示意。

即便如此,這個比喻仍能說明為何台積電CoWoS報價較競爭對手高,但客戶仍願意採用——因為真正能交到客戶手上的良品率,在多道工序累積後,差距可能遠比帳面數字來得明顯。

基板良率挑戰,英特爾的量產瓶頸

根據市場傳言與部分分析師評估,英特爾EMIB技術所使用的有機基板良率可能面臨挑戰。雖然目前並無官方公開數據明確指出具體良率數字,但若基板良率長期維持在較低水準,將大幅拉高成本、壓縮毛利,對大規模穩定量產形成不利因素。

相比之下,台積電的CoWoS技術成熟度已經過數年驗證。台積電高層在2026年技術論壇與公開場合指出,針對5.5倍reticle尺寸的CoWoS,量產良率已達「超過98%」甚至「98-99%」的水準。從韓國對台灣的記憶體出口數據來看,2025年全年規模約270-280億美元,其中HBM記憶體佔相當比重,這些記憶體主要用於搭配台積電先進封裝技術。市場用實際訂單流向顯示,客戶對台積電製程的信心依然穩固。

台積電的策略選擇:聚焦技術護城河

台積電執行長魏哲家在法說會上曾提及,提供客戶更多封裝方案選擇(alternative solutions)、與合作夥伴一起擴充產能,能為客戶帶來更大彈性(flexibility for customers),同時有助於台積電晶圓製造業務(benefit TSMC foundry business)。

依業界觀察,這段發言的意涵可能是:台積電將部分後段基板組裝與測試交由合作夥伴(如日月光等封測廠)負責,自己則聚焦在晶圓前段製程與高階晶圓級封裝技術(如CoWoS、SoIC等)。台經院相關研究也指出,這種競合關係體現了半導體產業中「大客戶帶動不同廠商分工合作」的新趨勢,打破了傳統「非敵即友」的二元對立。

當AI晶片需求大到單一企業難以完全承接時,即便是過去的競爭對手,也能為了滿足客戶需求而進行產能協調與技術互補。台積電選擇固守技術護城河最深的領域,這不是示弱,而是精準的戰略聚焦。

數字會說話,供應鏈也會說話

根據分析師與媒體報導,英特爾EMIB-T技術驗證良率約90%。若依照簡化的機率模型推估(假設四道工序各90%),理論上總良率可能在65%左右;但實務上各家製程的工序配置與良率分布並未公開,這個數字僅為概念示意,不能直接當作真實總良率數據。

加上市場傳言英特爾在有機基板良率上可能面臨挑戰,短期內要在先進封裝領域追上台積電仍有相當距離。

從HBM記憶體的出口數據增加、台積電法說會後的股價表現相對穩健、以及供應鏈訂單持續集中於台積電等多個面向觀察,短期內台積電在先進封裝的領先地位仍然明顯。真正的技術實力,需要時間與數據的長期驗證,而非單一數字就能輕易改變市場格局。