當全世界都在盯著台積電3奈米製程有多猛的時候，有位副總經理站上舞台，用一句話把所有人的注意力拉回現實：「我就是那個搞CoWoS的人。」
何軍，台積電先進封裝技術暨服務副總經理，在2026年8月於OCP相關活動上這麼說。這句自嘲背後，其實藏著半導體產業最關鍵的轉折——AI時代的戰場，已經不是「晶片做多小」，而是「封裝做多大」。
從5.5倍到14倍：這不是線性擴張，是物理極限挑戰
台積電目前量產的CoWoS封裝已經做到5.5倍光罩尺寸，良率穩定維持在98%以上，部分產品甚至達到99%。你可能會想，98%有什麼了不起？問題是，這相當於在比信用卡還大的矽晶圓上，拼接多顆運算晶片跟高頻寬記憶體，任何微小的翹曲、應力或對位誤差，整片封裝就報廢了。
更狠的是，台積電宣布2029年要推出14倍光罩尺寸的CoWoS封裝。根據公開時程，2028年會先量產整合20顆HBM記憶體的14倍光罩版本，2029年再進一步推到可以整合24顆HBM的更大尺寸版本——這已經不是一顆晶片，是一座微型資料中心。
何軍在演講中提到，管理這些晶粒的複雜性不斷攀升，必須確保它們在熱脹冷縮、電流衝擊下依然能完美配對。這對封裝技術提出了前所未有的挑戰。
良率破98%，但新的瓶頸浮現了
就在外界還沉浸於「良率神話」的時候，何軍指出了新的問題：當封裝尺寸超過3倍光罩之後，封裝品質、翹曲問題跟載板材料限制會變得更加吃緊。
過去三年，台積電CoWoS產能幾乎每年翻倍成長。但隨著封裝尺寸飆升，高頻寬記憶體（HBM）之外，ABF載板跟相關材料的供應正逐漸成為擴產瓶頸之一。
這不是單純的產能問題，而是材料物理極限的挑戰。當封裝尺寸超過3倍光罩，有機基板的熱膨脹係數差異會引發翹曲，傳統「先做晶片、再封裝、最後上主機板」的開發流程已經徹底失效。台積電必須提前將PCB、散熱結構等條件，全部納入封裝設計階段——這套將整個產品架構需求整合進封裝設計的方法論，正是台積電拉開競爭差距的關鍵。
對手醒了：材料創新成為突破口
台積電的野心，也讓對手們坐不住了。產業界正積極探索玻璃基板等新材料技術，試圖解決大尺寸封裝的互連跟供電瓶頸。相較於有機基板，玻璃基板的熱膨脹係數更低、機械穩定性更高，被視為未來突破14倍光罩極限的關鍵材料之一。
但台積電不會坐以待斃。除了CoWoS一路推進至14倍光罩，官方也持續投入先進封裝技術研發，應對未來更龐大的面積需求跟成本控制壓力。
真正的戰場不在製程，在供應鏈協同能力
當摩爾定律逼近物理極限，封裝技術成為新戰場。台積電用98%以上的良率證明了技術統治力，但從5.5倍到14倍的跳躍，考驗的已經不只是製程工藝，而是整個供應鏈的協同能力。AI晶片的快速迭代，正徹底打破半導體產業數十年來的穩定結構。
這場仗，才剛開始。
